esp@cenet - Document Bibliography and Abstract

# SEMICONDUCTOR DEVICE

Patent Number:

JP2002076122

Publication date:

2002-03-15

Inventor(s):

KOBAYASHI YASUAKI

Applicant(s):

**NEC MICROSYSTEMS LTD** 

Requested Patent:

JP2002076122

Application Number: JP20000255652 20000825

Priority Number(s):

IPC Classification:

H01L21/82; H01L21/3205; H01L27/04; H01L21/822

EC Classification: Equivalents:

### Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having an arrangement and configuration of a fuse where, even if a cutting technique with laser beam is just applied, fuses around the cut fuse are not exerted an influence upon, and a required area of a fuse part can be reduced

SOLUTION: A fuse block 100 comprises a third base fuse block 300 that includes a first fuse part 113 and a second fuse part 115 to constitute a first base fuse block 110, a first fuse part 133 and a second fuse part 135 to constitute a first base fuse block 130, and a third fuse parts 211, 221 and 231 to constitute three second base fuse blocks 210, 220 and 230 respectively, and a second base fuse block 240 that includes a third fuse part 241.

Data supplied from the esp@cenet database - 12

## 【일본 공개특허공보 평14-076122호(2002.03.15)】

(19)日本国特許庁(JP)

# (12)公開特許公報(A)

(11)特許出願公開飛号

特開2002-76122 (P2002-76122A)

(43)公開日 平成14年3月15日(2002.3.15)


審査請求 未請求 請求項の数9 OL (金 8 買)

(21)出額番号 神殿2000-255652(P2000-255652) (71)出額人 090232036 エヌイーシーマイクロシステム株式会社 神奈川県川崎市中原区小杉町1丁目403番 53 (72)発明者 小林 姉切 神奈川県川崎市中原区小杉町一丁目403番 63 日本電気アイシーマイコンシステム株 式会社内 (74)代理人 160082935 弁現主: 京本 真樹 (外2名)

最終資に続く

### (54) 【発明の名称】 半導体装置

(57)【賽約】



#### 【特許請求の範囲】

[詩求項 1] 一幅が共退電位配線に接続された複数の ヒューズを有する半路体装置であって、第1端部から第 1の方向に延在する直線部を有し第2幅部を制記は通電 位配線部に接続する共通配線部と、この共通配線部の前向と 第1幅部にそれぞれの一端を接続し前記第1の方向と直 交する第2の方向で且つ前記共通配線部を接んで互いだ 対側に形成されたそれぞれ所定の切断領域を有する第1 セューズ部のび第2ビューズ部と、前記第1ビュース部 及び前記第2ビューズ部のそれぞれの他場に接続しれず れも前記第2ビューズ部に関して前記第1ビューズが れも前記第2ビューズ部に関して前記第1ビューズの びが記第2ビューズ部に関して前記第1ビューズの びが記第2ビューズ部に関して前記第1ビューズの びが記第2ビューズ部に関して前記第1ビューズの で に延在する第1接続配線部と第2接続配線部を備えた第 1番本ヒューズブロックを、少なくとも一つ含むことを 特徴とする半導体報度。

村飯と3の午谷体報品・ (請求項 2) ヒュースが、少なくとも第1の英母膜で 形成された第1のヒューズと、前記第1の英母膜で 形成う株された異なる英母層の第2の基母膜で形成され た第2のヒューズとを含む請求項 1 記載の半導体装置。 (請求項 3) 複数の第1 基本ヒュースプロックを有 し、この中の少なくとも2個の対記第1基本ヒュースプロックは、一方の第1 ヒュース部及び第2 ヒュース部と 他方の第1 ヒュース部及び第2 ヒュース部と 他方の第1 ヒュース部とが直いに並 行で且つ所定の距離で直接対向するように配置されてい る解求項 1 または2記数の半導体装置。

[騎求項 4] 枚数の第1基本ヒューズブロックを有し、この中の少なくとも名面の前記第1基本ヒューズブロックA、Bは同一様成であり、且つ前記第1基本ヒューズブロックAと前記第1基本ヒューズブロックBとは一方の第1ヒューズ部及び第2ヒューズ部と他方の第1ヒューズ部及び第2ヒューズ部とが所定の距離で宜いに直接対向すると共に互いに執対向になるように配置されている請求項 1万五3いずれか1項 に記載の半導体装置。

【請求項 5】 所定の切断領域を有する第3ヒュース部と、この第3ヒュース部の両端部にそれぞれ一列状態で 投資する第3接頭配轄部と第4接短配線部を有する第2 安本ヒュースプロックを更に含む請求項 1乃至4いすれか1項 に記載の半球体装備。

(請求項 6) 第2巻本ヒューズブロックの第3ビューズ部が第1の方向になるように配置された請求項 5記載の半導体破遇。

「缺求項 7] 第1 基本ヒューズブロックの第1及び第 2ヒューズ部が第1のヒューズで形成され、第2 基本ヒューズブロックの第3ヒューズ部が第2のヒューズで形成された誘求項 5または5に記載の半塔体装置。

成された請求項 53 たは6に記載の半塔体装置。 【請求項 8】 第1 基本ヒューズブロックが第1 の塔電 製で形成され、第2 基本ヒューズブロックが第2 の塔電 製で形成された請求項 53 たは6に記載の半塔体装置。 【請求項 9】 2個の同一様成の第1 基本ヒューズブロ ックA、8と3面の同一様成の第2を本ヒュースプロックを含み、前記第1巻本ヒュースプロックを含み、前記第1巻本ヒュースプロックを含み、前記第1巻本ヒュースプロックはの本ヒュースプロックはので発生を表して、一大プロックはいずれも第2の例を含むなどの場でであれて、一大プロックはのでは、一大の第3とヒュースプロックの第3とヒュースプロックを含む。一大の第3とロュースプロックをできる所定の距離で互いには受けるできる所定の距離で互いに対対のでは、20世上で

#### [発明の詳細な説明]

[0001]

[説明の席する技術分野] 本発明は、ヒューズを有する 半導体建居に関し、特に例えばリダンダンシセルアレイ 回路を有する半導体配徳装置等のリダンダンシヒューズ 回路部でよく用いられる一端を共通電位配線に接続した 独数のヒューズを有する半導体装置に関する。

[0002]

【従来の技術】DRAM等の大容量半導体配復装置にとって冗長回路技術は必須である。 リダンダンシセルアレイ回路部は、赤子の微細化によって所要面積の削退が進んでいるが、不良アドレスの設定等に用いるリダンダンシヒューズ回路部、特に必要に応じてレーザ光等により切断するための切断積減を確保すると案があるためあまり達んでいない。

【0003】このヒューズ部の面検を削減する技術は、 既にいくつか提案されている。 【0004】例えば、特別平11-150239号公報

【0004】例えば、特開平11-150239号公報(以下、公知例とする)には、セューズを経経層で原始されたn個の路層に設けることでヒューズ部の配候を1/nに附近を図る例が開示されている。図9は、この公知例に開示されたもので、従来周一平面に並行に配列していたヒューズ901を2階層(902,903)に分けて配列し、ヒューズ部の所要面核を1/2にしている

[0005]

【発明が解決しようとする課題】上述の公知例に関示された方法によればヒューズ部の所等面積を低減することはできるが、ヒューズの切断のためには複数のレーザ光(905,906)を準備し、切断点907でこの複数のレーザ光が全て交差するように関射して切断点でエネルギーを重要し、溶断するようにしているので、切断方

法が傷のて独雑になると言う問題がある。また、階層を 物やしてヒューズ間の闘闘を挟めた場合、彼切断ヒュー ズ周辺のヒューズが切断時の影響を受けやすくなるとい う問題もある。

【0005】従って、本発明の目的は、従来の例えばレ ーザ光を用いた切断技術をそのまま適用しても被切断ヒ ュース周辺のヒューズに影響を及ぼすことなく、且つヒューズ部の所要面接を大幅に低減できる配置と構成のヒューズを有する半導体装置を提供することにある。 [0007]

[課題を解決するための手段] そのため、本発明による -端が共通電位配線に接続された複数のヒューズを有す る半導体装置は、第1端部から第1の方向に延在する直 鉄部を育し第2場部を共通電位配線に接続する共通配線 部と、この共通配線部の第1場部にそれぞれの一端を接 競し第1の方向と直交する第2の方向で且つ共通配線部 を挟んで互い反対側に形成されたそれぞれ所定の切断領 域を有する第1ヒューズ部及び第2ヒューズ部と、第1 マイイリッカン・ヒュース等のでもでもの他に「技術しいずれも第1の方向と平行で且つ第1ヒュース等及び第2ヒュース等及び第2ヒュース等及び第2ヒュース部に関して共通配換部を何えた第1基本ヒュース部と第2度が配換部を備えた第1基本ヒュ ーズプロックを、少なくとも一つ含み構成されている。 【0008】このとき、ヒューズは、少なくとも第1の 楽電膜で形成された第1のヒューズと、第1の楽電膜と された第2のヒューズとを含むようにすることができ

。 【0009】また、複数の第1巻本 ヒューズブロックを 有し、この中の少なくとも2個の第1番本ヒューズブロ ックは、一方の第1ヒュース部及び第2ヒュース部と他 方の第1ヒュース部及び第2ヒュース部とが互いに並行 で且つ所定の距離で直接対向するように配置されるのが

【〇〇1〇】また、複数の第1基本ヒュースプロックを 有し、この中の少なくとも2個の第1基本ヒュースプロ ると共に宜いに襲対称になるように配置してもよい。 [0011] また、所定の切断領域を有する第3ヒュ ス部と、この第3ビュース部の両端部にそれぞれ一列状態で接続する第3接続配換部と第4接続配換部を有する 第2基本ヒューズブロックを更に含むようにすることも

【0012】このとき、第1巻本ヒュー 1及び第2ヒューズ部を第1のヒューズで形成し、第2 基本ヒューズブロックの第3ヒューズ部を第2のヒュ スで形成することができる。また、第1基本ヒュースプ ロックを第1の媒徴膜で形成し、第2基本ヒューズプロ

ックを第2の導電際で形成してもよい。 【0013】更に、2個の同一稗成の第1基本ヒューズ プロックA。 Bと3個の同一構成の第2基本ヒューズブ ブロックA、8と3個の同一権成の第2基本ヒューズブロックを含み、第1基本ヒューズブロックを含み、第1基本ヒューズブロックを含み、第1基本ヒュースプロックをいずれら第2の英電階で形成し、且つ第2年とロックをいずれら第2の英電階で形成し、且つ第2年とはロックの第1世ューズ部及び第2ピューズ部と他方の第1ピューズ部及び第2ピューズ部とが、第2基本ヒューズブロックの第3ピューズ部を示していた直接対向すると共に互いに良対称になるように配置し、3個の第2基本ヒューズブロックのAと ヒューズ部が第1基本ヒューズブロックAと第1基本ヒ ュースプロックBとの間に位置し、且つ第1基本ヒュー スプロックA,Bそれぞれの第1接較配線部、共通配線 部及び第2接較配線部と1個ずつが重なるように配置さ れた第3基本ヒュースプロックを、少なくとも1個合む のが望ましい。

[0014] 【発明の実施の形態】太に、本発明について図面を参照

して説明する。 【0015】図1は、本発明の半導体装置が有するヒュ スプロックの一実施形態を説明するための模式的な平 面図である。 図2は、本実施形態のヒュースプロックが 適用される半導体装置のヒューズを含む回路部の具体例の一つで、特許第3036411号公報に開示されてい る公知のリダンダンシヒューズ回路の一関の回路図である。以下、このヒューズ素子部H1に本実施形態のヒューズプロックが適用された場合を例として説明する。図 3, 4は、図1のA部を分かり易くするためにヒュース を形成する導電膜毎にそれぞれのパターンを示す平面図 である。特に限定されないが、ここでは第1巻本ヒュー ズブロックが下層の第1 凝電膜で形成され、第2巻本ヒ ュースプロックが層間絶特度を介して第1導電膜より上 見に設けられる第2等電販で形成されているものとする。図5は、第3基本ヒューズブロックの財面構造の概要を説明するための図で、(a)は平面図、(b), (c), (d), (e) はそれぞれ(a) のメ1-× 1' 森, ×2-×2' 森, Y1-Y1' 森, Y2-Y 2、線に沿った断面構造板略を示す断面図である。 【ロロ15】図1を参照すると本実施形態のヒューズブ ロック100は、第1基本ヒューズブロック110 (図 示せず)を構成する第1ヒューズ部113及び第2ヒュ - ズ部 1 1 5 と、第 1 基本 ヒューズブロック 1 3 0 (図 示せず) を構成する第 1 ヒューズ部 1 3 3 及び第 2 ヒューズ部 1 3 5 と、3 個の第 2 基本 ヒューズフロック 2 1 0, 220及び230 (いずれも図示せず) をそれぞれ 梯成する第3にユーズ部211,221及び231会む 第3基本ヒュースプロック300と第3ヒュース部24

1を含む第2基本ヒューズブロック240を備えている。

【ロロ17】まず、第1基本ヒュースプロックについて 説明する。図1、3、5を参照すると、第1基本ヒュ ズブロック110は、共通配線部111と切断領域11 3 p を有する第1 ヒューズ部113 と切断領域115 p を有する第2ヒューズ部115と第1接続配線部117 と第2接枝配線部118を備え、第1季本ヒュースプロック130は、共通配線部131と切断領域133pを有する第1ヒューズ部133と切断領域137pを有す る第2ヒューズ部135と第1接該配降部137と第2 接続配執部 1 38を備えている。また、共通配決部 1 1 1 3 1 はそれぞれ直染部 1 1 1 8 、 1 3 1 a と第 1 端部 1 1 1 b, 1 9 1 b と第2端部 1 1 1 c, 1 3 1 c を値え、第 1 ヒューズ部 1 7 3 と第 2 ヒューズ部 1 1 5 はいずれも共通配線部 1 1 1 の直線部 1 1 1 e と直交す るように且つ共通配数部111を挟んで宜いに反対側に 位置するように第1端部111bと接続し、第1ヒュー ズ部133と第2ヒューズ部135はいずれも共通配線 部131の直鉄部131aと直交するように且つ共通配 鉄部131を挟んで互いに反対側に位置するように第1 端部131bと接続している。更に、第1基本ヒュース ブロック110の第1。第2ヒュース部113。 の他端部には、それぞれ共通配線部110と同じ側に延 在する第1接統配線部117と第2接統配線部118の それぞれの一幅が接続し、第1基本 ヒューズブロック 1 30の第1,第2 ヒューズ部 133,135の他端部に は、それぞれ共通配線部130と同じ側に延在する第1 接対配線部137と第2接技配線部138のそれぞれの 一端が接続している。尚、第1接抗配線部137と第2 接続配執部138の長手方向は、それぞれ直線部113 e と直線部131eの長手方向に並行になるように設け られている。このとき、第1ヒューズ部113と第2ヒューズ部115とを、また第1接技配線部117と第2 接較配執部118とを、いずれも共退配決部110を対 弁軸として繰対称になるようにしておくのが好ましい。 また、第1ビューズ部133と第2ビューズ部135、 また第1接続配線部137と第2接続配線部138につ いても、いずれも共通配線部130を対称軸として線対 称になるようにしておくのが好ましい。共通配換部11 1, 131のそれぞれの第2端部111c, 131c は、それぞれの延長部で授税孔21, 23を介して共通 電位配換10と接続し、第1接機配換器117の他場は配換11を介してトランジスタ領域1に、また第1接接配換器137の他場は配換15を介してトランジスタ領 場とにそれぞれ接続し、第2接接配線部118の他場は 配線18を介してトランジスタ領域1に、また第2接続 配換12を介してトランジスタ領域1に、また第2接続 配換部138の他端は配換16を介してトランジスタ領 域2にそれぞれ接続している。尚、図1のトランジスタ 領域1,2は図2のトランジスタ群G1,G2に対応す

るが、詳細の國示は省略する。また、図2のQ1, Q 2, Q3, インバータ及びラッチ等も、図1では図示を 省略してある。

【〇〇19】 尚、図7に示すように各セュース部の切断 領域113p, 115p, 133p, 211 p, 221p, 231pの長さは全て上とし、互いに並 行で且つ対向するヒューズ部の中心間距離(例えば第1 ヒューズ部113と第1ヒューズ部133の中心間距 離)、従って共退配線部111, 131と第1接段配 部117, 137或いは第2接域配線部118, 138 との中心間距離も全てPとする。但し、P, Lは、軽 短切条件とヒューズ切断条件(例えばレーザ光の照射 積減3のサイズ。強度、照射位置制御精度等)により通 宜定のわばよい。

【0020】次に第8巻本ヒューズブロックについて説明する。図3,4,5を時限すると、本実体形態の第3を本ヒューズブロックについて記の第3を本ヒュースプロック300は、第1の経緯限101成し、第1を本ヒュースプロック110,130を形成している。このとき、第1を本ヒュースプロック110,130を形成している。このとち、第1第2とコーズ部13,135とが互いに並行で見の第1、第2と3213。135とが互いに並行で見の第1、第2とコーズ部211、13。11を単位方の第1、第2とコーズ部21、12を1、231と重ならない所定の中心問題の中央を対称互応とし、更によって、第2では対向し、更にこの対向している間での中央を対称互体とし、対称になるように配置、例えば第3接続配換部210ック210は、第2を21

3が第1接技配線部117の直上に、第4接抗配線部2 15が第1接技配線部137の直上に、第3ヒュース部 211か第1接技配線部117と第1接技配線部3 2011が第1接技配線部117と第1接技配線部13 20日間になるように配置され、第2歩本ビューズブロック220は、第3接技配線部223が共通配線部111 の直上に、第3接技配線部225が共通配線部131の 直上に、第3ヒューズ部211が共通配線部131の 直上に、第3ヒューズ部211が共通配線部131を基本 上に、第3ヒューズ部211が共通配線部233が 1日に、第3ヒューズ部23日に、第3ヒューズ部23日 2年技技配線部138の直上に、第3ヒューズ部23日 対第2接技配線部138の面上に、第3ヒューズ部23日 対第2接技配線部118との間 になるように配置されている。

になるように配置されている。
【0021】 ここでヒュース部に要する面接を比較する。例えば最外周ヒュース部の中心線で囲まれた領域をヒュース部に選する面接を比較する面接とすると、8個のヒュース条子の場合、図10のように単純に並列に並べた場合は7P2の面接が必要であり、回2の関の場合は3.5P2となる。これに対し、本実施形態のヒュースブロック10は、1個の第3基本ヒュースブロック20日と1個の第2基本ヒュースブロック20日と1個の第2基本ヒュースブロック24日を用いて構成しており、3P2の面接となる。

【0022】また、ヒューズ素子が19個になると、単純に並列に並べた場合は13P2の面積が必要であり、図9の例の場合は5、5P2となる。これに対し、本発明の半導体機置では、2個の第3番本ヒューズブロック300人。300日を用いて図8のように接成できる。P2の面積となり、従来より所要面積を削減できる。

【0023】また、ヒューズ家ちは当該ヒューズブロック100に含まれる全てのヒューズ部を露出するように形成されており、且つ核切断ヒューズ部に隣接するヒューズ部は当該被切断ヒューズ部と直交する方向に配合されているので、もヒューズ部の場がが平面的に互いに接するまで接近させて配置しても、切断用レーザ光の照射が職接ヒューズ部に及ばす影響を抑制できている。

か職接とユーズ部に及ばす影響を抑制できている。 【〇〇24】説、上述の実施形態では、第1基本とユーズブロックが下層の第1場を戦略を介して第1海砲駅とより上層に設けられる第2基電駅で形成された例を説明したが、逆に第2基本とユーズブロックを下層の第1基電機で形成し、第2基本とユーズブロックを層間短線限を形成し、第3基本とユーズブロックを開節短線限を形成し、第3基本とユーズでして第1基電線である第2基を映でプロックの断面構造は、図5のようになる。図5においても、図5と同じ構成要条は同じ参照符号を用いているので、建物な野明はな典する。

詳細な説明は省略する。 【0025】また、第1基本ヒューズブロック、第2基本ヒューズブロックのいずれについても、少なくともヒューズブロックのいずれにフロでも、少なくともヒューズ部及び授税配執部(第1基本ヒューズブロックの場合は共退配執部も含む)を同一基金限で同時に形成す ることができる。第1。第2導電階としては、多結晶シリコン膜、減いはタングステンシリサイド(WSI),チタンシリサイド(TSI),モリプデンシリサイド(MOSI)等のシリサイド限、更にはこれらの結局膜等を用いることができる。また同じ材料であってもゲート電極用、容金電極用、ビット純用、ワード純用等形成される工程が異なり、互いに結縁膜で層間が分離されていれば、第1,第2準電膜として使用できることは置うまでもない。

【0026】本発明の半導体装置がもたらすヒュース部の面接間減効果は、上記で簡単に説明したが、最近のメモリデバイスではリダンシ用ヒュースが1000個以上搭載されることもまれではないので、より実際に近し傾で具体的に説明する。

【0027】例えばPっ3.2µmとし、Yリダンダンシ用ヒューズが800個、Xリダンダンシ用ヒューズが1535個搭載されているとすると、第33基本ヒューズがブロックを用いて設計すれば、図100ように単に並行に配列する場合に比べてYリダンダンシ用ヒューズでほぼ877µm2の面接的臓になり、公知例の方法に比べてサゾダンダンシ用ヒューズでほぼ580µm2、Xリダンダンシ用ヒューズでほぼ1110µm2の面接的域になる。

【翌明の効果】以上説明したように、本発明の半導体機関は、従来の例えばレーザ光を用いた切断技術をそのまま適用しても被切断にコース周辺のヒュースに影響を及ばすことなく、且つヒュース部の所要面接を大幅に起びできるという効果が待られる。 特に、リダンダンシ用ヒュースが大倉に搭載された大容全メモリデバイス等において、大きな問題効果が待られる。

### 【図面の簡単な説明】


【図1】本発明の半導体装置が有するヒュースプロックの一実施形態を説明するための模式的な平面図である。 【図2】特許第3036411号公報に開示されている公知のリダンダンシヒューズ回路の一例の回路図である。


【図3】図1のA部を分かり易くするためにヒュースを 形成する基色映毎にそれぞれのパターンを示す平面図で ある。


【図4】図1のA部を分かり具くするためにヒューズを 形成する海電関毎にそれぞれのパターンを示す平面回で ある。


【図5】第3基本ヒューズブロックの断面構造の概要を 説明するための図で、(a) は平面図、(b), (c), (d), (a) はそれぞれ(a)の×1-× 1、線、×2-×2、線、Y1-Y1、線、Y2-Y 2、線に沿った断面構造機略を示す断面図である。 【図6】他の第3巻本ヒューズブロックの断面構造の概


30,40,50,60 配換21,23,31,4
1,51,51 核抗孔110,130 第1後本
ヒューズブロック111,131 共通配線部11
3,133 第1ヒューズ部115,135 第2
ヒューズ部117,137 第1接板配線部118,
138 第2接域配線部210,220,230,2
40 第2基本ヒューズブロック211,221,2
31,241 第3とユーズ部213,223,23
3,243 第3接核配線部215,225,23
5,245 第4接损配線部300,300A,30
DB 第3基本ヒューズブロック113p,115
p,135p,135p,211p,221p,231























MARGER JOHNSON









フロントペー ジの殺き

Fターム(参考) 5F033 NH04 NH27 NH28 NH23 UU04 W11 XX00 5F038 AV15 CA08 CA07 5F084 BB14 EE16 EE26 FF02 FF27 FF34 FF42